

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-121143
(43)Date of publication of application : 12.05.1995

(51)Int.Cl.

G09G 3/36
G02F 1/133
G02F 1/133
H04N 5/66

(21)Application number : 05-285869

(71)Applicant : CASIO COMPUT CO LTD

(22)Date of filing : 20.10.1993


(72)Inventor : YOSHINO KEN

(54) LIQUID CRYSTAL DISPLAY DEVICE AND LIQUID CRYSTAL DRIVING METHOD

(57)Abstract:

PURPOSE: To increase the response speed of gradation variation of a liquid crystal display panel with small memory capacity.

CONSTITUTION: Display data of odd-numbered fields and even-numbered fields of one frame are written in memories a39 and b40, and the display data are outputted to a signal-side driving circuit 33. Data of odd-numbered fields and even-numbered fields of the next frame are compared by a data converting circuit 43 with the display data of the odd-numbered fields and even-numbered fields of the last frame held in the memories a39 and b40 respectively; and the display data are converted into luminance data exceeding luminance when the luminance becomes high or luminance data less than the luminance when the luminance becomes low, and the converted display data are written in the memories a39 and b40 and also read out, and then outputted sequentially to the signal-side driving circuit 33, which drives the liquid crystal display panel 32.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-121143

(43)公開日 平成7年(1995)5月12日

(51)Int.Cl.⁶

G 0 9 G 3/36

G 0 2 F 1/133

識別記号

府内整理番号

F I

技術表示箇所

5 4 5

5 7 5

H 0 4 N 5/66

1 0 2 B

審査請求 未請求 請求項の数4 FD (全12頁)

(21)出願番号

特願平5-285869

(71)出願人 000001443

カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

(72)発明者 吉野 研


東京都東大和市桜が丘2-229 カシオ計算機株式会社東京事業所内

(54)【発明の名称】 液晶表示装置及び液晶駆動方法

(57)【要約】

【目的】 少ないメモリ容量で液晶表示パネルの階調変化の応答速度を高速化するようにする。

【構成】 あるフレームの奇数フィールドと偶数フィールドの表示データをメモリa 39とメモリb 40に書き込んで、この表示データを信号側駆動回路33に出力する。次回のフレームの奇数フィールドと偶数フィールドのデータは、データ変換回路43で前記メモリa 39とメモリb 40に保持された前回のフレームの表示データとそれぞれ比較し、輝度が高くなった場合はそれを越える輝度データに変換し、輝度が低くなった場合はそれを下回る輝度データに変換し、これらの変換された表示データをメモリa 39とメモリb 40に書き込むとともに、これを読み出して信号側駆動回路33に順次出力して液晶表示パネルを駆動するように構成する。



1

【特許請求の範囲】

【請求項1】表示データ供給手段から供給される新たな表示データと古い表示データを比較し、その比較結果に応じて表示データを所定の表示データに変換して液晶表示パネルへ供給するデータ変換手段を備えた液晶表示装置において、前記表示データ供給手段から供給される表示データを記憶する第1の記憶手段と、前記データ変換手段により変換された表示データを記憶する第2の記憶手段と、前記第1及び第2の記憶手段から出力される表示データを選択的に液晶表示パネルへ供給するデータ制御手段と、を具備したことを特徴とする液晶表示装置。

【請求項2】前記データ変換手段は、

新たな表示データが古い表示データの輝度より高い場合に、新たな表示データよりさらに高い輝度データに変換し、新たな表示データが古い表示データより輝度が低い場合は、新たな表示データよりさらに低い輝度データに変換して出力することを特徴とする請求項1記載の液晶表示装置。

【請求項3】複数の画素を有する液晶表示パネルの各画素に表示されるべき今回の表示データと前回の表示データを比較し、その比較結果に応じて表示データを変換して液晶表示パネルに供給する液晶駆動方法において、変換されない表示データと前記変換された表示データとを交互に液晶表示パネルに供給することを特徴とする液晶駆動方法。

【請求項4】変換されない表示データが供給される画素と、前記変換された表示データが供給される画素とが1画面中に混在し、且つ次の画面では、変換されない表示データが供給される画素と、前記変換された表示データが供給される画素とが入れ替わることを特徴とする請求項3記載の液晶駆動方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、液晶表示パネルの階調変化の応答速度を向上させることができる液晶表示装置及び液晶駆動方法に関する。

【0002】

【従来の技術】液晶表示装置を使ってテレビ画面を表示する場合は、高解像度、高階調性、高速応答性、高コントラストなどの表示性能が要求される。そして、表示方式としては、TN (Twisted Nematic) 形、STN (Super Twisted Nematic) 形が用いられ、駆動方式にはTFT (Thin Film Transistor) を用いたアクティブマトリクス駆動や単純マトリクス駆動などが採用されている。

【0003】例えば、単純マトリクス駆動によって液晶表示パネルを駆動する場合、液晶は累積応答効果によつて作動するため、階調の変化に対応する応答速度が遅く

2

なるという性質がある。そこで、液晶の応答速度を速める工夫が成された。

【0004】図10は、その液晶表示装置11の構成を示すブロック図である。

【0005】図10に示す液晶表示装置11は、以下の構成を採用することにより、液晶の階調変化の応答速度を高速化している。

【0006】まず、液晶表示装置11に入力される複合ビデオ信号は、同期処理回路15で水平及び垂直同期信号 ϕV 、 ϕH とビデオ信号Vとに分離され、そのビデオ信号VをA/D変換器16によりコントローラ17からのサンプリングクロックでサンプリングを行い、デジタル化された表示データに変換される。

【0007】その表示データは、コントローラ17からの制御信号により、2つのフレームの奇数と偶数の各フィールド毎の表示データがメモリa18、メモリb19、メモリc20、メモリd21に順次書き込まれる。

【0008】図11は、これらのメモリの動作状況を示す図である。

【0009】図10に示すマルチプレクサ22、23では、図11に示すように、上記メモリa18～メモリd21に書き込まれたあるフレームと次のフレームの奇数あるいは偶数フィールド同士の表示データを選択的に取り出して、データ変換回路24に出力する。データ変換回路24では、液晶の階調変化の応答を速める表示データに変換して信号側駆動回路13に出力する。

【0010】この階調変化の応答速度を速める表示データの変換は、階調変化分を越える輝度データを信号側駆動回路13に入力して変化量を大きくすることにより、応答速度の向上を図る、いわゆるオーバードライブ手法が用いられている。

【0011】例えば、データ変換回路24では、液晶表示パネル12上のある画素が、前回のフレームで入力端子O1dに入力される表示データの輝度が「2」であつて、今回のフレームで入力端子Newに入力される表示データの輝度が「10」の場合、そのままの輝度「10」を入力したのでは、「2」から「10」へ階調がゆっくりと変化することになる。そこで、信号側駆動回路13に入力する輝度「10」を例えば「16」にデータ変換することにより、立ち上がりの応答速度を大幅に高めている。

【0012】また、逆に前回のフレームの輝度が「10」であって、今回のフレームの輝度が「3」に変化した場合は、この表示データの輝度「3」を「0」にデータ変換することにより、立ち下がりの応答速度を向上させることができる。

【0013】これを図11で見ると、信号側駆動回路13への出力(2o)は、フレーム1とフレーム2の奇数フィールド同士の表示データを比較してデータ変換を行った変換データであり、出力(2e)は、第1フレーム

3

と第2フレームの偶数フィールド同士の表示データを比較して、データ変換を行った変換データである。

【0014】このように、応答速度を速めるようにデータ変換を行う液晶表示装置11は、1フレームを奇偶2フィールドで構成した場合、新旧フレーム間で奇数あるいは偶数フィールド同士の表示データを比較しようとすると、4つのメモリが必要であった。

【0015】

【発明が解決しようとする課題】しかしながら、上述したような液晶表示装置にあっては、液晶表示パネルの階調変化の応答速度を高速化するため、上記したデータ変換処理するには4フィールド分のメモリが必要となり、その結果、回路規模が大きくなつて、高コストになるとという問題があった。

【0016】そこで、本発明は、少ないメモリ容量で液晶表示パネルの階調変化の応答速度を向上させることができる液晶表示装置及び液晶駆動方法を提供することを目的とする。

【0017】

【課題を解決するための手段】請求項1記載の液晶表示装置は、表示データ供給手段から供給される新たな表示データと古い表示データを比較し、その比較結果に応じて表示データを所定の表示データに変換して液晶表示パネルへ供給するデータ変換手段を備えた液晶表示装置において、前記表示データ供給手段から供給される表示データを記憶する第1の記憶手段と、前記データ変換手段により変換された表示データを記憶する第2の記憶手段と、前記第1及び第2の記憶手段から出力される表示データを選択的に液晶表示パネルへ供給するデータ制御手段と、を具備したことにより上記目的を達成する。

【0018】請求項2記載の液晶表示装置では、前記データ変換手段は、新たな表示データが古い表示データの輝度より高い場合に、新たな表示データよりさらに高い輝度データに変換し、新たな表示データが古い表示データより輝度が低い場合は、新たな表示データよりさらに低い輝度データに変換して出力することにより上記目的を達成する。

【0019】請求項3記載の液晶駆動方法は、複数の画素を有する液晶表示パネルの各画素に表示されるべき今回の表示データと前回の表示データを比較し、その比較結果に応じて表示データを変換して液晶表示パネルに供給する液晶駆動方法において、変換されない表示データと前記変換された表示データとを交互に液晶表示パネルに供給することにより上記目的を達成する。

【0020】請求項4記載の液晶駆動方法は、変換されない表示データが供給される画素と、前記変換された表示データが供給される画素とが1画面中に混在し、且つ次の画面では、変換されない表示データが供給される画素と、前記変換された表示データが供給される画素とが入れ替わることにより上記目的を達成する。

4

【0021】

【作用】請求項1記載の発明では、第1の記憶手段で表示データ供給手段から供給される表示データを記憶するとともに、第2の記憶手段でデータ変換手段により変換された表示データを記憶して、データ制御手段により前記第1及び第2の記憶手段から出力される表示データを選択的に液晶表示パネルへ供給する。

【0022】従つて、階調変化の応答速度を向上させつつ、表示データを記憶する記憶手段のメモリ容量を少なくてすむことができる。

【0023】請求項2記載の発明では、請求項1記載のデータ変換手段は、新たな表示データが古い表示データの輝度より高いと、新たな表示データよりさらに高い輝度データとし、新たな表示データが古い表示データより輝度が低いと、新たな表示データよりさらに低い輝度データとするようデータ変換を行う。

【0024】従つて、階調変化の応答速度を向上させることができる。

【0025】請求項3記載の発明では、変換されない表示データと変換された表示データとが交互に液晶表示パネルに供給されるように駆動する。従つて、液晶表示パネルに変換されない表示データと変換された表示データとを交互に切り換ながら駆動して液晶表示を行うため、より自然な画像の動きが得られる。

【0026】請求項4記載の発明では、変換されない表示データが供給される画素と、変換された表示データが供給される画素とが1画面中に混在し、次の画面では、変換されない表示データが供給される画素と、変換された表示データが供給される画素とが入れ替わるように駆動させる。

【0027】従つて、一層自然な画像の動きが得られる。

【0028】

【実施例】以下、本発明を実施例に基づいて説明する。

【0029】【第1実施例】図1、図2及び図3は、本発明の第1実施例に係る液晶表示装置31を説明する図である。

【0030】まず、構成を説明する。

【0031】図1は、第1実施例に係る液晶表示パネル32とその周辺回路の構成を示すブロック図である。第1実施例では、単純マトリクスの液晶表示パネル32を使用し、時分割駆動により走査周波数を上げて表示駆動するようにしたものである。図1において、本第1実施例の液晶表示装置31は、液晶表示パネル32と、その液晶表示パネル32の液晶を制御するマトリクス状に対向配置された信号電極を駆動する信号側駆動回路33と走査電極を駆動する走査側駆動回路34とを有する。

【0032】同期処理回路35は、入力される複合ビデオ信号から垂直同期信号 ϕV と水平同期信号 ϕH とを取り出してコントローラ37に出力するとともに、ビデオ

5

信号VをA/D変換器36に出力する。

【0033】A/D変換器36は、入力されたアナログビデオ信号Vをコントローラ37からのサンプリングクロック(SCK)によりサンプリングを行って、所定のビットでデジタル化した表示データ(Data)に変換する。

【0034】コントローラ37は、液晶表示パネル32を表示制御する場合の全体のタイミングをコントロールするものである。

【0035】例えば、コントローラ37は、上記した同期処理回路35から供給される垂直及び水平同期信号V、 ϕH に同期してA/D変換器36にサンプリングクロック(SCK)を供給する。

【0036】また、コントローラ37は、後述するメモリa39、メモリb40に対して、データの書き込みと読み出しを行うためのクロックパルス(CK)を供給するとともに、メモリa39、メモリb40の書き込み読み出し動作を制御する制御(反転W1)信号が供給される。その際、メモリa39とメモリb40には、同じ制御信号が供給されるが、イシバータ45によりメモリb40に入力される制御信号が反転されるので、メモリa39とメモリb40の読み出し動作と書き込み動作が交互に行われる。

【0037】さらに、コントローラ37は、メモリa39、メモリb40に書き込むデータを選択するマルチブレクサ38のSelect信号(反転TR)と、メモリa39、メモリb40から読み出されたデータを選択して、データの出力先を決めるマルチブレクサ41、42に対して、前記制御信号(反転W1)をSelect信号としてそれぞれ供給する。

【0038】また、コントローラ37は、図示していないが、信号側駆動回路33及び走査側駆動回路34を駆動するタイミング信号を供給している。

【0039】マルチブレクサ38、41、42は、複数の入力端子A、Bから入力される表示データの何れか一方をコントローラ37からのSelect信号によって選択し、出力端子Yから出力するものである。

【0040】マルチブレクサ38は、A/D変換器36から出力される生の表示データと、後述するデータ変換回路43で変換された表示データの何れかを選択して、メモリa39あるいはメモリb40に対して出力する。

【0041】また、マルチブレクサ41は、メモリa39とメモリb40から読み出されたデータの何れか一方を選択して、データ変換回路43に対して出力する。

【0042】さらに、マルチブレクサ42は、メモリa39とメモリb40からの読み出しデータの何れかを選択して、信号側駆動回路33に対して出力する。

【0043】メモリa39、メモリb40は、ここではRAMで構成されており、各メモリ毎に表示データを1フィールド単位で記憶するものである。第1実施例で

10 (4)

6

は、図1に示すように、2つのメモリを使い、①同一フレームの奇数フィールドと偶数フィールドの表示データ、あるいは②異なるフレーム間における奇数フィールド同士、あるいは偶数フィールド同士のデータを比較してデータ変換処理を行った表示データをそれぞれ記憶する。

【0044】そして、第1実施例では、各フレーム毎に上記した①と②のデータをメモリa39、メモリb40にそれぞれ書き込み、順次読み出した表示データを信号側駆動回路33に出力して液晶表示パネル32を駆動している。

【0045】データ変換回路43は、ある画素における今回のフレームの表示データの輝度と前回のフレームの表示データの輝度とを比較し、前回よりも輝度が高くなっている場合は、輝度信号をさらに高くするデータ変換を行い、逆に、前回よりも輝度が低くなっている場合は、輝度信号をさらに低下させるデータ変換を行い、その変換データを使って液晶を駆動する、いわゆるオーバードライブを行うものである。

【0046】上記した輝度信号の変換は、本実施例ではデータ変換回路43に前回のフレームと今回のフレームの値をマップ化したROMテーブルが設けられ、このROMテーブルを参照することによって、表示データの輝度の変換を高速かつ正確に行なうことができる。

【0047】また、単に応答速度を上げるだけでよいものとすると、前回の値よりも大きければ最大値を、前回の値よりも小さければ最小値を与えるようにすれば追随性は良くなるが、反動(オーバーシュートやアンダーシュート)が生じる。そこで、実際には、予めショミレーション等により最適値を求め、これを上記ROMテーブルに格納しておく。

【0048】さらに、温度差等によってもその最適値は異なるので、温度に応じた複数のROMテーブルを用意するようにしてもよい。

【0049】図1中の破線で囲った部分は、1フィールド毎の液晶駆動信号を作成する1フィールド駆動信号作成回路である。

【0050】図2は、図1の1フィールド駆動信号作成回路44の等価回路図である。図2に示すように、1フィールド駆動信号作成回路44の各入力端子には、表示データ(Data)、反転TR信号、反転W1信号、CK信号等が入力されると、1フィールド毎の駆動信号がDout端子から出力され、図1の信号側駆動回路33を駆動して液晶表示パネル32に所定の画像が表示される。

【0051】次に、作用を説明する。図3は、第1実施例におけるメモリの動作状況を示すタイムチャートである。図3中の信号側駆動回路への出力欄において、丸括弧の無いものはデータ変換を行っていない生の表示データであり、丸括弧が付いているものはデータ変換が行わ

れた変換データを示している。

【0052】そこで、図1に示すように、液晶表示装置31に入力された複合ビデオ信号は、同期処理回路35により垂直同期信号 ϕV と水平同期信号 ϕH とが取り出されてコントローラ37に入力される。

【0053】図3に示すように、フレーム1の奇数フィールド1oでは、ビデオ信号VがA/D変換器36でコントローラ37からのSCKにより所定のタイミングでサンプリングされ、デジタルデータ化された表示データをマルチプレクサ38を介してメモリa39に書き込まれる。

【0054】次いで、フレーム1の偶数フィールド1eでは、その表示データがマルチプレクサ38を介してメモリb40に書き込まれる。これと同時に、メモリa39が保持する表示データ1oを読み出してマルチプレクサ42から信号側駆動回路33へ出力して、液晶表示パネル32を駆動する。

【0055】フレーム2の奇数フィールド2oでは、表示データ2oがデータ変換回路43のNew端子に入力され、また、メモリa39が保持している表示データ1oを再度読み出してマルチプレクサ41からデータ変換回路43のOld端子に入力してデータの変換動作が行われる。すなわち、前回の表示データ1oの輝度が「2」で今回の表示データ2oの輝度が「10」になった場合は、データ変換回路43内のROMテーブルを参照して最適値の例ええば「15」にデータ変換する。これにより、液晶表示パネルの階調変化の立ち上がり時の応答速度が大幅に向上するとともに、オーバーシュート等の反動の生じ難い、良好な表示データが得られる。この変換された表示データ(2o)は、図3に示すように、反転TR信号が“1”的場合、B入力端子からの入力を選択してYから出力すると共に、反転W1信号が“0”となるのでマルチプレクサ38を介してメモリa39に上書きされる。これと同時に、メモリb40が保持する表示データ1eを読み出してマルチプレクサ42から信号側駆動回路33へ出力して、液晶表示パネル32を駆動する。

【0056】次いで、フレーム2の偶数フィールド2eでは、メモリa39が保持する変換された表示データ(2o)を読み出してマルチプレクサ42から信号側駆動回路33へ出力して、液晶表示パネル32を駆動する。この場合、信号側駆動回路33に出力される表示データは、上記データ変換回路43で変換されたものであるので、階調変化の応答速度が向上する。これと同時に、表示データ2eがデータ変換回路43の入力端子Newに入力され、また、メモリb40が保持している表示データ1eを再度読み出してマルチプレクサ41からデータ変換回路43の入力端子Oldに入力し、データの変換動作が行われる。このデータ変換動作も上記と同様であるが、例えば、前回の輝度「10」が今回「3」

になった場合を想定すると、データ変換回路43内のROMテーブルを参照して最適値の例ええば「0」にデータ変換する。これにより、液晶表示パネルの階調変化の立ち上がり時の応答速度を大幅に向上するとともに、アンダーシュート等の反動の生じ難い、良好な表示データが得られる。この変換された表示データ(2e)は、マルチプレクサ38を介してメモリb40に上書きされる。

【0057】そして、この変換された表示データ(2e)は、次のフレーム3の奇数フィールド3oで読み出されて、マルチプレクサ42を介して信号側駆動回路33に出力される。

【0058】図3に示した反転TR信号と反転W1信号は、上記したマルチプレクサ38、41、42の表示データの選択出力とメモリa39、メモリb40へのデータの書き込み動作を順次行うように制御する。

【0059】このように、第1実施例の液晶表示パネル駆動装置は、上記した生の表示データとデータ変換回路43で変換された表示データとを順次メモリに書き込みながら各フレーム毎に交互に信号側駆動回路33に出力して液晶表示パネルを駆動するようにした。このため、上記液晶駆動動作に要するメモリは2個で済み、4個のメモリを必要としていた従来例と比較すると、少ないメモリ容量で液晶表示パネルの階調変化の応答速度を向上させることができとなり、その上、液晶表示パネル駆動装置の回路規模が小さくなつて、低コスト化できるようになった。

【0060】【第2実施例】上記第1実施例では、図3に示すように、データ変換を行っていない生の表示データ(丸括弧の無いデータ)とデータ変換された表示データ(丸括弧付きのデータ)とが各フレーム毎に交互に信号側駆動回路33に出力されるので、応答速度の速いフレームと応答速度の遅いフレームとが交互に表示される。このため、このままでは画像の動きが不自然に見えることがある。

【0061】図4は、第2実施例に係る液晶表示パネル32とその周辺回路を示すブロック図であり、図5は図4各部の信号波形を示すタイミングチャートであり、図6は第2実施例の表示画像例を示す図である。

【0062】第2実施例では、図1の回路にA/D変換器36から出力される表示データをラッチするラッチ回路51、52、ラッチ回路52に入力するクロックを反転させるインバータ53、1/2フィールド毎の液晶駆動信号を作成する1/2フィールド駆動信号作成回路54、55、及び1/2フィールド駆動信号作成回路55に入力する反転TR信号を反転させるインバータ56を具備したものである。次に、作用を説明する。

【0063】図4に示すように、入力される複合ビデオ信号は、同期処理回路35により垂直同期信号 ϕV と水平同期信号 ϕH とが取り出されてコントローラ37に入力される。そして、同期処理回路35で分離されたビデ

オ信号Vは、A/D変換器36に入力され、図5(a)に示すコントローラ37からのSCKによりサンプリングされて、図5(b)に示すようなデジタルデータ化された表示データが出力される。

【0064】A/D変換器36から出力される表示データは、コントローラ37から出力されるのS/P信号によりラッチ回路51、52でラッチされるが、インバータ53によりラッチ回路52に入力されるS/P信号が反転されるので、図5(d)、(e)に示すD1、D2に示すように、交互にデジタル変換されたデータがラッヂされる。このラッヂデータは、それぞれ1/2フィールド駆動信号作成回路54、55にそれぞれ入力され、上記第1実施例の1フィールド駆動信号作成回路44で説明したと同様の動作に基づいて、変換データと生の表示データとが交互に作成され、信号側駆動回路33a、33bに交互に供給される。

【0065】これにより、図6に示すように、液晶表示パネル32の表示領域は、例えば、ハッキング部分には上記データ変換を行った表示データが表示され、それ以外の領域部分は生データが表示される。

【0066】そして、さらに図6(b)に示すように、次のフレームでは、データ変換を行った表示データを表示するハッキングのストライプ位置が逆になるように表示させる。

【0067】このように、第2実施例では、液晶表示パネルの同一フレームの画面中に生の表示データとデータ変換した表示データとが領域(面積)で区分されて表示されるので、階調変化の応答速度の違いが目立ち難くなり、上記第1実施例の効果を保持しつつ、画質を向上させることができる。

【0068】【第3実施例】図7は、第3実施例に係る液晶表示パネル32とその周辺回路を示すブロック図であり、図8は図7中の信号Hの波形を示す図であり、図9は第3実施例の表示画像例を示す図である。

【0069】この、第3実施例では、第2実施例の図4の回路と同様にA/D変換器36から出力される表示データをラッヂするラッヂ回路61、62、ラッヂ回路62に入力するクロックを反転させるインバータ63、エクスクルーシブノア64、エクスクルーシブノア64の出力を反転するインバータ65、1/4フィールド毎の液晶駆動信号を作成する1/4フィールド駆動信号作成回路66、67、68、69、1/4フィールド駆動信号作成回路66と67の出力を選択的に出力するマルチブレクサ70、1/4フィールド駆動信号作成回路68と69の出力を選択的に出力するマルチブレクサ71とを具備したものである。

【0070】次に、作用を説明する。

【0071】図7に示すように、入力される複合ビデオ信号は、同期処理回路35により垂直同期信号φVと水平同期信号φHとが取り出されてコントローラ37に入

力される。そして、同期処理回路35で分離されたビデオ信号Vは、A/D変換器36に入力され、コントローラ37からのSCKによりサンプリングされて、デジタルデータ化された表示データが出力される。

【0072】A/D変換器36から出力される表示データは、コントローラ37から出力されるのS/P信号によりラッヂ回路61、62でラッヂされるが、インバータ63によりラッヂ回路62に入力されるS/P信号が反転されるので、交互にデジタル変換されたデータがラッヂされる。このラッヂデータは、1/4フィールド駆動信号作成回路66、67及び68、69にそれぞれ入力される。

【0073】1/4フィールド駆動信号作成回路66、69に入力される反転TR信号は、反転TR信号と図8の信号Hのエクスクルーシブノア64の出力がそのまま入力され、1/4フィールド駆動信号作成回路67、68に入力される反転TR信号は、インバータ65によってエクスクルーシブノア64の出力をさらに反転した信号が入力される。

【0074】そして、1/4フィールド駆動信号作成回路66、67の出力は、マルチブレクサ70によってコントローラ37からの信号Hにより交互に信号側駆動回路33aに出力される。また、1/4フィールド駆動信号作成回路68、69の出力は、マルチブレクサ71によってコントローラ37からの信号Hにより交互に信号側駆動回路33bに出力される。

【0075】このように、第3実施例では、上記第2実施例におけるストライプ表示動作に加えて、水平走査線の奇数行と偶数行とで位相を180度切り換えることが可能となり、図9(a)と図9(b)に示す画面とを各フレーム単位で切り換えることができる。従って、液晶表示パネルの画面中に表示される生の表示データとデータ変換された表示データ(図中のハッキング部分)とを千鳥状に混在させて交互に表示することができるので、階調変化の応答速度の違いが一層目立たなくなり、上記第1実施例の効果を保持つつ、さらに画質を向上させることができるようにになった。

【0076】

【発明の効果】本発明の液晶表示装置及び液晶駆動方法によれば、メモリに表示データをメモリに書き込む際に、所定期間毎に新旧の表示データを比較し、その比較結果に基づいて変換した表示データあるいは生の表示データを用いて液晶を駆動するので、メモリ容量を節約することが可能となり、液晶駆動装置の回路規模を小型化して低コスト化するとともに、階調変化の応答速度を高速化できる。

【0077】また、本発明の液晶表示装置及び液晶駆動方法によれば、液晶表示パネルを駆動する変換データと生の表示データとを表示画面中に混在させたり、各フレーム毎に切り替え表示するので、階調変化の応答速度の

11

12

違いを目立たなくして、さらに画質を向上させることができる。

【図面の簡単な説明】

【図1】第1実施例に係る液晶表示パネルとその周辺回路の構成を示すブロック図である。

【図2】図1の1フィールド駆動信号作成回路の等価回路図である。

【図3】第1実施例におけるメモリの動作状況を示すタイムチャートである。

【図4】第2実施例に係る液晶表示パネルとその周辺回路を示すブロック図である。

【図5】図4各部の信号波形を示すタイミングチャートである。

【図6】第2実施例の表示画像例を示す図である。

【図7】第3実施例に係る液晶表示パネルとその周辺回路を示すブロック図である。

【図8】図7中の信号Hの波形を示す図である。

【図9】第3実施例の表示画像例を示す図である。

【図10】従来の液晶表示装置の構成を示すブロック図である。

【図11】従来のメモリの動作状況を示す図である。

【符号の説明】

3 1 液晶表示装置

3 2 液晶表示パネル

3 3 信号側駆動回路

3 4 走査側駆動回路

3 5 同期処理回路

3 6 A/D変換器

3 7 コントローラ

3 8 マルチブレクサ

3 9 メモリa

4 0 メモリb


4 1、4 2 マルチブレクサ

4 3 データ変換回路

4 4 1フィールド駆動信号作成回路

4 5 インバータ


【図2】




【図3】

フレーム	1	2	3	4	5	6
フィールド	o	e	o	e	o	e
メモリa	W	R	R/W	R	W	R
メモリb	R	W	R	R/W	R	W
信号側駆動回路への出力	1o	1e	(2o)(2e)	3o	3e	(4o)(4e)


【図8】




【図1】




【図4】





【図5】




【図6】



【図9】




(b)



【図11】

フレーム	1	2	3	4	5	6
フィールド	o e	o e	o e o e	o e	o e	o e o e
メモリa	W		R W R	R	W R	
メモリb		W		R W R	R W R	
メモリc			W R	R W R	R W	
メモリd			W R	R W R		R W
信号側駆動回路への出力			(2 o)(2 e)(3 o)(3 e)	(4 o)(4 e)(5 o)(5 e)		

【図7】



【図10】

